书籍：《炬丰科技-半导体工艺》
文章：半导体器件封装单片化工艺优化
编号：JFKJ-21-
作者：炬丰科技
摘要
随着半导体技术的进步，半导体封装的组装工艺正推动器件尺寸越来越小。后端组装的关键过程之一是产品的分割，将批量处理的产品分成单个单元。在锯切过程开始之前，必须进行锯片准备(锯片修整)。锯片修整是将锯片表面磨尖，使金刚石磨粒暴露在被锯片结合材料(镍基)覆盖的锯片表面的过程。不适当的刀片制备技术导致半导体器件的烧痕缺陷。本研究提出了使用碳化硅(SiC)对关键因素进行选矿工艺优化，作为努力提高产品质量的一部分。2k全因子试验设计(DOE)方法，考虑三个因素，即刀片每分钟转数(RPM)、进给速度和修整道次。通过最佳锯片制备技术将烧痕降低至0.1%，整体分割工艺带来了性能提升。此外，优化的工艺补充性地有助于减少切口变形和修整磨损。
介绍
电子半导体产业几十年来一直保持着持续的增长。多年来，已经开发了许多封装技术，从单芯片封装、双列直插式封装、表面贴装技术、芯片级封装，到晶圆级封装和更复杂的3D封装集成，即年代建立的系统级封装和片上封装。所有这些先进技术批量加工半导体产品；因此，必须进行分割过程，将产品分成单独的部分。分割精度和质量是基本标准。其中一个关键过程是典型的光半导体封装过程中的产品分割。它在生产无缺陷、高精度的尺寸产品中发挥着重要作用。
先进的封装和切割技术
封装切割或锯切过程是将组装部件分离成单个封装半导体器件的切割过程。切割过程可以通过机械锯或激光烧蚀来执行。锯切过程中被切掉的区域称为锯切道。先进划片技术的行业和市场需求推动了划片技术向Disco公司推出的激光烧蚀、隐形划片、多线锯切和等离子划片的创新。
方法学
DOE是一项设计任务，旨在描述假设条件下信息的变化，以反映变化。OE析因设计允许调查每个因素(原因)对反应(效果)的相互作用，以及因素(多种原因)对所研究的反应(效果)的拦截和关系。本研究采用k=3，23的因子设计。进给速度、刀片转速、修整道次是已经考虑的三个因素。基于现有敷料配方的基线和初步技术论证，因素的水平总结在表1中。着装要求研究的范围低于70行，因为现有的扫描电镜图像配方提供了着装要求数量过高的基本信息。进给速度和铲刀转速的基线分别设定为20毫米/秒和20公里/分钟，因此本研究包括了较低范围和较高范围，以了解这些因素的行为。
结果与讨论
利用JMP统计软件对烧伤痕迹反应结果进行了详细分析。半正态图显示了对照半正态分布分位数绝对值绘制的对比度绝对值。蓝线穿过原点，其斜率为伦特对西格玛的估计。数值较小的影响被视为偏离项。假设它们具有均值为零和标准差的正态分布，因此落在蓝线上。显著效应是指那些具有非零均值且不属于蓝线的效应。图1显示进给速度、修整道次*刀片转速和进给速度*刀片转速不在同一条线上。
正如在最初的初步分析中缩小的那样，烧伤痕迹响应与叶片准备技术和叶片的初始磨损密切相关。这间接反映了刀片表面内嵌入金刚石的暴露率。在50毫米/秒的高进给速度下，叶片转速越高，烧痕响应越明显，当叶片旋转越快时，叶片磨损越小，金刚石暴露越低。这是因为当刀片转速在同一位置高速旋转时，刀片不会接触到新的修整器生产线进行修整。在10毫米/秒的低进给速度下，与高进给速度相比，它给出相对较高的烧痕响应，这是由于金刚石暴露的磨损率不足。
此外，在刀片转速高电平和低电平时，两者都在大约70线的修整通道处拦截，但它们都给出不希望的高烧痕响应。在高水平的刀片转速下，穿经越高，烧痕越低。同时，在低水平的刀片转速下，着装要求越低，烧伤痕迹反应越小。尽管如此，在低刀片转速和低修整通过时，烧痕最少。
结论
总之，优化的锯片修整已经被引入到大批量制造(HVM)光半导体组件的分割过程中。此外，修整临界参数的行为已被表征为进给速度、刀片转速和修整道次之间的相互作用。简而言之，总体烧伤痕迹缺陷率已降至0.1%(~0.03%)，符合本研究的目标。除了满足主要目标之外，本研究还从优化的配方中获得了几个互补的益处。与以前的配方相比，其优点包括较小的敷料切口损失、较小的切口变形和敷料磨损的减少。这在半导体领域创造了更强大的分割工艺.虽然在刀片制备技术方面已经开展了一些相关的工作，但还没有基于刀片转速、进给速度和修整道次的交互因素研究。这是本研究的关键新颖之处，并对半导体分割领域做出了重大改进。
联系电话：